2011年11月08日

PLLクロック独立実験基板「CLK_1707_D」

先日ご紹介しました、デジタルオーディオインターフェイスレシーバ独立実験基板「DIR9001_A」に引き続き、PLLクロック独立実験基板「CLK_1707_D」を販売開始いたしました。

デジタルオーディオ PLLシステムクロック
PLL1707(T.I.) × マルチクロック 独立実験基板「CLK_1707_D」
Digital Audio Independent Experiments Board

clk1707dclk1707sch






デジタルオーディオ用システムクロックIC「PLL1707」と高精度(±2.5ppm)水晶発振器を実装し、最小パーツと設定・接続用コネクタを実装できるようにした実験・学習向け変換モジュール基板です。

メインIC:PLL1707DBQ
pll1707pll1707_pin






メインICはバーブラウン(T.I.)のデジタルオーディオ用マルチクロックジェネレータ「PLL1707DBQ」。
DACやDAIトランスミッタなどに供給する高精度のPLLクロックを生成します。
ICはあらかじめ基板に実装済みです。
・SCKO0:768 fS (fS = 44.1 kHz)
・SCKO1:768 fS, 512 fS (fS = 48 kHz)
・SCKO2:256 fS (fS = 32, 44.1, 48, 64, 88.2, 96 kHz)
・SCKO3:384 fS (fS = 32, 44.1, 48, 64, 88.2, 96 kHz)
ICの詳細はデータシートをご覧ください。
PLL1707 DATASHEET

±2.5ppm高精度クロック採用
oscFOX924_SIZE






基準となる水晶発振器に高精度温度補償型水晶発振器(±2.5ppm)を採用し、IC内部のPLLでさらに低ジッタの高精度クロックを生成します。
表面実装品のため、あらかじめ基板に実装済みです。

オーディオ用コンデンサ
1707_ufw






コンデンサはニチコンのオーディオ用電解コンデンサを採用しております。

各種ジャンパ・コネクタ
clk1707jpcn













JPD1:出力クロック設定ジャンパ
jpd1jp1d






ジャンパ「JPD1」でSCKO0~SCKO3の出力クロックを設定します。

CN1D / CN4D:クロック出力
cn1_4dcn1d4d






①ジャンパ「JPD1」で設定したクロックを取り出せます。CN1DとCN4Dは同じ信号線が来ていますのでどちらからでも取り出せます。

CN2D / CN3D:電源
cn2_3dcn2d3d






CLK_1707_Dは3.3Vの単一電源で動作します。CN2D(CN3D)に電源を供給します。CN2DとCN3Dは同じ信号線が来ていますのでどちらを使用してもOKです。

TP_D:チェック用グラウンドピン(水色)
tpd






基板上のグラウンドに接続されています。

CK_D:クロックチェック用ピン(黄色)
ckd






高精度水晶発振器の出力に接続されています。



応用例

ouyou1707













上図のとおり、独立実験基板どうしを組み合わせることによってデジタルオーディオ機器を手軽に製作できます。CLK_1707_D、DIR9001_A以外の独立実験基板は近日発売予定になっておりますのでご期待ください!


【CLK_1707_D仕様】
基準発振周波数:27MHz(±2.5ppm)
出力クロック:8.192MHz~36.864MHz
出力クロックジッタ:50ps(標準値)
電源電圧:3.3V
基板サイズ:約51×33mm
キット説明書
販売価格:¥2,680-

(2011.12.5追記)
共立エレショップに登録されましたので通販ご希望の方はご利用ください。
PLLクロック独立実験基板 / CLK_1707_D

▼PLLクロック独立実験基板
「CLK_1707_D」はオーディオキットコーナーにて販売中!

clk1707_uriba



このエントリーをはてなブックマークに追加

mixiチェック



TrackBack(0)││デジットキット/プロダクツ | オーディオ / 関連

この記事へのトラックバックURL

http://trackback.blogsys.jp/livedoor/digit4555/51746799